FST AVAILABLE COPY

SILICON SUBSTRATE COMPOUND SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Patent Number:

JP5166724

Publication date:

1993-07-02

Inventor(s):

OHORI TATSUYA

Applicant(s)::

FUJITSU LTD

Requested Patent:

JP5166724

Application

Number:

JP19910353903 19911219

Priority Number(s):

IPC Classification:

H01L21/20; H01L21/338; H01L29/812

EC Classification:

Equivalents:

Abstract

PURPOSE:To enable fine working such as photolithography by improving surface shape (morphology) and to improve yield by improving characteristics of a semiconductor device.

CONSTITUTION: After a single or a plurality of first compound semiconductor layers are grown on a silicon substrate 1. the surface of this first compound semiconductor layer 2 is mirror-polished, and further a single or a plurality of second compound semiconductor layers 3, 4, 5... are grown on it, thereby improving surface shape (morphology). Introducing In into a growing compound semiconductor layer relaxes dislocation to improve characteristics or prevents punchthrough of an etching stopper layer due to dislocation.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平5-166724

(43)公開日 平成5年(1993)7月2日

(51)Int.Cl. ⁶		識別記号	庁内整理番号	F I			技術表示箇所
HOIL	21/20		9171 — 4M	•			
•	21/338						
	29/812						
			7739-4M	H01L	29/ 80		Н
				4	審査請求	未請求 請求項の数10(全 17 頁)	
(21)出顧番号		特顧平3-353903		(71)出願人 000005223 富士通株式会社			
(22)出顧日		平成3年(1991)12	月19日				中原区上小田中1015番地

(74)代理人 弁理士 柏谷 昭司 (外1名)

富士通株式会社内

神奈川県川崎市中原区上小田中1015番地

(72)発明者 大堀 達也

(54)【発明の名称】 シリコン基板化合物半導体装置とその製造方法

平成3年(1991)12月19日


(57)【要約】

(22)出願日

【目的】 シリコン基板化合物半導体装置とその製造方 法に関し、表面形状(モホロジ)を改善してフォトリソ グラフィー等の微細加工を可能にし、半導体装置の特性 を向上し、歩留りを改善する。

【権成】 シリコン基板1の上に単数あるいは複数の第 1の化合物半導体層2を成長した後、この第1の化合物 半導体層2の表面を錬面研磨し、その上にさらに単数あ るいは複数の第2の化合物半導体層3,4,5・・を成 長することによって表面形状(モホロジ)を改善する。 また、成長する化合物半導体層にInを導入することに よって、転位を緩和して特性を改善し、あるいは、転位 によるエッチングストッパ層のエッチングの突き抜けを 防止する。

実施例のシリコン基板化合物半導体装置の影路構成説明図





【特許請求の範囲】

【請求項1】 シリコン基板と、その上に形成された最 上層表面が鏡面研磨された単数あるいは複数の第1の化 合物半導体層と、該第1の化合物半導体層の上に形成さ れた単数あるいは複数の第2の化合物半導体層とを含む ことを特徴とするシリコン基板化合物半導体装置。

【請求項2】 第2の化合物半導体層の第1層がA1G aAs層であり、その上にGaAs/AlGaAsある いはGaAs/InGaPからなる選択ドープ構造が積 層されていることを特徴とする請求項1に記載のシリコ 10 製造方法に関する。 ン基板化合物半導体装置。

【請求項3】 第2の化合物半導体層の第1層のA1G aAs層、あるいは、その上に積層されたGaAs/A 1GaAsからなる選択ドーブ構造のGaAs層とA1 GaAs層のいずれか1層以上に10¹⁹cm⁻³以上のI nが含まれ、その膜厚が臨界膜厚を越えないことを特徴 とする請求項2に記載のシリコン基板化合物半導体装 置。

【請求項4】 GaAs/AlGaAsからなる選択ド ープ構造の、ゲート電極が形成されるA1GaAs層の 20 表面の少なくとも2nm以上にInが含まれないことを 特徴とする請求項3に記載のシリコン基板化合物半導体

【請求項5】 選択ドープ構造の上に単数あるいは複数 のA1GaAs層からなるエッチングストッパ層を含む GaAsキャップ層が積層され、該エッチングストッパ 層に1019cm-3以上のInが含まれ、その膜厚が臨界 膜厚を越えないことを特徴とする請求項2ないし請求項 4のいずれか1項に記載のシリコン基板化合物半導体装 置。

【請求項6】 選択ドープ構造を構成するGaAs/A lGaAsあるいはGaAs/InGaPの間に臨界膜 厚以下でInAs組成比が0.1以上であるInGaA s 層が挿入されていることを特徴とする請求項2に記載 のシリコン基板化合物半導体装置。

【請求項7】 シリコン基板上に単数あるいは複数の第 1の化合物半導体層を成長する工程と、該第1の化合物 半導体層の表面を鏡面研磨する工程と、該鏡面研磨されっ た第1の化合物半導体層の上にさらに単数あるいは複数 の第2の化合物半導体層を成長する工程を含むことを特 40 徴とするシリコン基板化合物半導体装置の製造方法。

【請求項8】 第1の化合物半導体層が、鏡面研磨され た後にO. 5 μ m以上の厚さを有することを特徴とする 請求項7に記載のシリコン基板化合物半導体装置の製造 方法。

【請求項9】 第2の化合物半導体層が、有機金属気相 成長法によって形成され、成長時の雰囲気圧力が500 Torr以下であることを特徴とする請求項7または請 求項8に記載のシリコン基板化合物半導体装置の製造方 法。

【請求項10】 第2の化合物半導体層の膜厚が1μm 以下であることを特徴とする請求項7ないし請求項9の いずれか1項に記載のシリコン基板化合物半導体装置の 製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、シリコン基板上に形成 したG a A s 等の化合物半導体層を能動層あるいは電子 走行層とするシリコン基板化合物半導体装置およびその

[0002]

【従来の技術】シリコン(Si) 基板はガリウム砒素 (GaAs) 等の化合物半導体の基板と比較すると、電 子移動度において劣ることを除き、軽量(密度)、熱伝 導率、価格、機械的強度および大口径化が容易である点 で勝っている。そのため、基板をSiとし、動作層をG aAsに代表される化合物半導体とした、例えば、Ga As on Si基板技術の開発が注目されている。 【0003】GaAs on Si基板の製造技術には

多くの解決すべき問題があるが、その中で次に挙げる3 点が特に主要な問題とされている。

【0004】(1)結晶欠陥密度

動作層となるGaAsは基板のSiよりも熱膨張係数が 3倍大きいため、成長温度(通常の成長方法では600 でから700℃の間であることが多い)から室温に降温 する際に、熱応力によってGaAsに結晶欠陥が発生 し、成長シーケンスの詳細によって異なるが、その欠陥 密度は106~109 cm⁻²にも達し、これを用いて製 造した半導体装置の特性に悪影響を与える。

【0005】(2)表面形状(モホロジ)

図7は、従来のシリコン基板化合物半導体層の表面のA FM顕微鏡写真である。

【0006】この図は、従来の技術によってシリコン基 板上に成長した膜厚3μmのGaAs層(GaAs o n Si基板)の表面を原子間力顕微鏡(Atomic Force Microscope-Digital Instrument社製Nano Scope I I AFMと略称する。) を用いて観測した状態を示し ている。この図にみられるように、このGaAs on Si基板の表面には、縦横約2000mmで髙さ20 n m程度の多数の凹凸があるため、この層の上に微細な 素子を形成する場合には問題があるものと考えられる。 【0007】(3)ウェハの反り

上述のGaAs on Si基板は、動作層となるGa Asと基板のSiの熱膨湿係数の差によって成長温度か ら室温に降温したとき凹型に反ってしまう。このウェハ の反りは基板の口径が大きくなるほど顕著になり、フォ トリソグラフィー工程において露光精度に問題が生じる 等の支障を生じる。

【0008】従来から、上述の諸問題を解決するために 50

種々の手法が検討されてきたが、その概要を、本発明に 関連する限度で下記のように要約することができる。

[0009] [基本技術] 図 $8(A) \sim (F)$ は、従来のシリコン基板化合物半導体層の製造工程説明図である。この図において、31はシリコン傾斜基板、32はアモルファスGaAs層、33は第1GaAs層、35は第2GaAs層、36は第3GaAs層である。

【0010】以下、図8(A)~(F)によってシリコン基板化合物半導体層の基本的な製造方法を説明する。 【0011】第1工程(図8(A),(B)参照)シリコン傾斜基板31を水素雰囲気中で1000で程度に加熱して、シリコン傾斜基板表面に存在するSiO2層を還元して除去する。この工程によってシリコン傾斜基板31の表面に2原子層の段差を有する階段構造が形成される。

【0012】第2工程(図8(C), (D)参照) 次に500℃程度の低温でMOCVDによってシリコン 傾斜基板31の上にGaAsを成長する(低温バッファ 一層)。この工程においては、まず、シリコン傾斜基板 20 31の上の段差部にアモルファスGaAs島状体32が 成長し、やがて隣接するGaAsの島状体32が合体し てシリコン傾斜基板31の表面を覆いつくすアモルファ スGaAs層33が成長する。

【0013】第3工程(図8(E)参照)

600℃程度の通常の成長温度まで昇温して低温バッファー層のアモルファスGaAs層33を結晶化して第1 GaAs層34を形成する。

【0014】第4工程(図8(F)参照) その上に、第2GaAs層35、第3GaAs層36を 30 従来から知られていた成長方法によって成長する。

【0015】上記の一連の製造工程は、2段階成長法 (2-Step growth method)と呼ばれることが多いが、現在最も標準的なシリコン基板化合物半導体装置の製造方法である。しかし、ここで説明したのはあくまでも基本的な製造工程であって他に様々な製造工程が検討されている。

【0016】 (結晶欠陥 (転位密度) の低減法) シリコン基板上に成長したGaAs結晶層の結晶欠陥を低減する方法として従来から下記の方法が知られている。

① GaAs層の成長途中で温度を上昇あるいは降下して、熱膨張係数の差に起因してGaAs層中に発生する 熱応力による結晶欠陥(転位)を強制的に成長層の横方向に逃がす。

② GaAs層の成長途中に横方向に歪みを発生させるような格子定数に差がある材料層(例えばInGaAs層)を挿入して、格子定数の差に起因する歪みにより発生する転位を強制的に成長層の横方向に逃がす。

【0017】 (表面形状 (モホロジ) の改善) シリコン 基板上に、AlAs, AlPのようにシリコンとの間の 50 結合エネルギーがなるべく大きい材料を最初の低温バッファー層に用いることによって、G a A s 等の化合物半導体が島状に孤立して成長するのを抑制する。また、上記のほかに、選択成長や半導体層の成長後に行うアニールなど様々な手法が検討されている。

[0018]

【発明が解決しようとする課題】ところが、現在までに発表された論文、発明者等が有するデータ、市販品から判断する限り、表面形状(モホロジ)の良好なGaAson Si基板の製造は極めて困難であるということができる。それは図8(A)~(F)によって説明した基本的なGaAson Si基板の結晶成長のメカニズムに起因するものであり、10nmから20nm程度の凹凸が発生するのを阻止することはきわめて困難である

【0019】このように表面に凹凸があると、フォトリソグラフィー技術によって微細なパターンを形成する際に、その表面に一様に焦点を結ばせることができず、加工精度を著しく劣化させる。特に、電子素子の動作特性を向上させるためにはサブミクロンオーダの微細パターンを形成することが必須であり、現状の表面形状が改善されない限りGaAs on Si基板のこれら電子素子への応用は不可能である。

【0020】本発明は、上に掲げた問題のうち特に表面 形状(モホロジ)を改善して、特性の優れたシリコン基 板化合物半導体装置(GaAs on Si基板)を提 供すことを目的とする。

[0021]

【課題を解決するための手段】本発明にかかるシリコン基板化合物半導体装置においては、シリコン基板と、その上に形成された最上層表面が鏡面研磨された単数あるいは複数の第1の化合物半導体層と、該第1の化合物半導体層とを含む構成を採用することによって、第2の化合物半導体層の表面形状を改善することができる。

【0022】この場合、第2の化合物半導体層の第1層をA1GaAs層にし、その上にGaAs/A1GaAsあいはGaAs/InGaPからなる選択ドーブ構造の下層を高進を積層することによって、選択ドーブ構造の下層を高40抵抗化することができる。

【0023】この場合、第2の化合物半導体層の第1層のA1GaAs層、あるいは、その上に積層されたGaAs/A1GaAsからなる選択ドーブ構造のGaAs/層とA1GaAs/層のいずれか1層以上に 10^{19} cm $^{-3}$ /以上のInが含まれ、その膜厚が臨界膜厚を越えないようにすることによって、その層の転位を緩和し、表面形状を改善することができる。

【0024】この場合、GaAs/AlGaAsからなる選択ドープ構造の、ゲート電極が形成されるAlGaAs層の表面の少なくとも2nm以上にInが含まれな

いようにすることによってゲート電極からのリーク電流を低減することができる。

【0025】この場合、選択ドーブ構造の上に単数あるいは複数のA1GaAs層からなるエッチングストッパ層を含むGaAs キャップ層を積層し、該エッチングストッパ層に 10^{19} c m^{-3} 以上のIn を含ませ、その膜厚を臨界膜厚を越えないようにすることによって、エッチングの突き抜けを防止することができる。

【0026】この場合、選択ドーブ構造を構成するGa As/AlGaAsあるいはGaAs/InGaPの間 10 に臨界膜厚以下でInAs組成比が0.1以上であるI nGaAs層を挿入することによって大電流高速素子を 形成することができる。

【0027】本発明にかかるシリコン基板化合物半導体装置の製造方法においては、シリコン基板上に単数あるいは複数の第1の化合物半導体層を成長する工程と、該第1の化合物半導体層の表面を鏡面研磨する工程と、該鏡面研磨された第1の化合物半導体層の上にさらに単数あるいは複数の第2の化合物半導体層を成長する工程を採用することによって、比較的容易に第2の化合物半導20体層の表面形状を改善することができる。

【0028】この場合、第1の化合物半導体層を、鏡面 研磨された後に 0.5μ m以上の厚さになるようにする ことによって平坦な表面を得ることができる。

[0029] この場合、第2の化合物半導体層を、有機 金属気相成長法によって形成し、成長時の雰囲気圧力を 500Torr以下にすることによって、表面の平坦性 を向上することができる。

【0030】この場合、第2の化合物半導体層の膜厚を 1μm以下にすることによって、表面形状の劣化を抑制 30 することができる。

[0031]

【作用】本発明の基本的なコンセプトは極めて単純であり、要するにGaAs onSi基板の半導体層の一部を一旦成長した後、表面を鏡面研磨し、その上に素子形成用半導体層を再成長すると、再成長層の表面形状が良好になるというものである。

【0032】しかし、実際に上記のような実験を行って みると、成長条件によって再成長半導体結晶層の表面形 状は大きく異なるという結果が得られた。

【0033】図9は、MOCVDによりシリコン基板上 に 0.6μ m成長したGaAs 層の表面粗さの測定結果 である。この図において、横軸は成長温度($^{\circ}$)、縦軸 は粗さ(A)を示している。

【0034】この図の曲線 a は成長時の雰囲気の圧力が 76 Torrの場合の表面粗さをA FMによって測定し た結果を示し、曲線 b は成長時の雰囲気の圧力が760 Torr (大気圧) の場合の表面粗さを示している。成 長時の雰囲気の圧力によって半導体結晶層の表面粗さは 大きく異なり、雰囲気の圧力が小さい程凹凸は小さくな 50

り表面粗さは改善される。

【0035】この曲線 a と曲線 b、および、曲線 a と曲線 b の中間値における実験結果からみて、通常の半導体素子を形成するための半導体層としては、有機金属気相成長法(MOCVD)によって成長する場合、大気圧(760 Torr)より低い雰囲気、特に、500 Tor以下であることが好ましいことがわかった。ところが、分子線ビームエピタキシャル法(MBE)で半導体層の再成長を行うと、超高真空においては表面粗さ、あるいは、表面形状が劣化することがわかった。

【0036】図10は、超高真空MBEにより成長した GaAs層の表面のAFM顕微鏡写真である。この図か ら明らかなように、超高真空MBEによって成長したG aAs層の表面形状は蜂の巣構造状であり、必ずしも成 長時の雰囲気の圧力のみで表面形状が決定されているわ けではないという結果が得られた。

【0037】図11は、超高真空MBEにより成長したシリコン基板GaAs層の表面のAFM顕微鏡写真である。この図によると、この方法によって成長した結晶層の平面内において100nm程度の大きさの凹凸が形成されていることがわかる。

【0038】図12は、図11のX-X'線における断面形状を示している。この図によると、X-X'線における断面形状において高さ50nm程度の凹凸が形成されていることがわかる。

【0039】このような凹凸が生じる原因についてに現在のところ完全に究明されるに至っていないが、MOC VDとMBEの違い、MOC VDの成長時の雰囲気の圧力依存性等から考えて、水素と結合したAs原子の濃度が再成長結晶層(第2の化合物半導体層)の原子の配列に強い影響を与えるためではないかと推測される。また、第2の化合物半導体層の表面形状は、シリコン基板上に形成する第1の化合物半導体層であるGaAs層の表面を鏡面研磨した後の残り膜厚によっても異なることがわかった。

【0040】図13は、MOCVDにより成長したシリコン基板GaAs層の表面のAFM顕微鏡写真である。この図にかかる一連の実験によると、シリコン基板上に形成された第1の化合物半導体層であるGaAs層の残40 り膜厚が0.5μm程度より薄くなると再成長結晶(第2の化合物半導体層)の表面に大きな凹みが生じた。したがって、第1の化合物半導体層を鏡面研磨した後に、0.5μm以上の膜厚を有するようにする必要があるということができる。

【0041】これは第1の化合物半導体層であるGaAsを成長する場合、その成長初期では極めて転移密度が大きく、その上に第2の化合物半導体層を成長するとき、この転移の上とそうでない領域では成長速度が異なるためと考えられ、この転移密度もまた表面形状に影響を与えるものと考えられる。

【0042】そこで、シリコン基板上に成長した第1の 化合物半導体層であるGaAsの膜厚を0.5 μmに し、その上にInAsの組成比が0.01(10²⁰cm -3) の In GaAs を成長して、結晶表面形状を図13 の場合と比較する一連の実験を行った。

[0043] 図14は、0.5 mmのGaAs層の上に 成長したシリコン基板InGaAs層の表面のAFM顕 微鏡写真である。この図から、InGaAs層の表面の 凹みの深さが著しく減少していることがわかる。これは 原子半径が大きいInが転位や転位付近の空格子点に入 10 り込み易く、転位を緩和させるものと考えられる。この ようにInをドーピングすることによって平坦性の良好 なGaAs/AlGaAs選択ドーブ構造を形成するこ

[0044] 第2の化合物半導体層の膜厚が厚くなるほ ど表面の凹凸が成長するから、この厚さを全体で1μm 程度に抑えることが望ましい。

【0045】以上の実験結果を一般化すると、再成長結 晶層 (第2の化合物半導体層) の表面形状は、基板に到 転位に影響されるものと考えられ、再成長結晶の表面形 状を改善する具体的な手法は下記のとおりと考えられ る。

[0046] (1) 500Torr以下の減圧MOCV Dにより結晶層を成長するときのAs種(As-spe cies) をコントロールする。

- (2) 鏡面研磨したGaAs on Si基板のGaA s層 (第1の化合物半導体層) の残り膜厚を0.5 μm 以上となるべく大きくする。
- (3) 化合物半導体層中に I n を導入して発生した転位 30 を補償する。
- (4) 第2の化合物半導体層の膜厚を1 μm以下となる べく薄くする。

[0047]

【実施例】以下、本発明の実施例を説明する。

【0048】 (第1実施例) 図1は、第1実施例のシリ コン基板半導体装置の概略構成説明図である。この図の 1はSi基板、2はGaAsバッファ層、3はA10.35 Ga0.65Asバッファ層、4はi-GaAs::In電子 走行層、5はi-Alo.28Gao.72Asスペーサ層、6 40 はn-Al_{0.28}Ga_{0.72}As電子供給層、7はn-Ga Asキャップ層、8はゲート電極、9はソース電極、1 0はドレイン電極である。

【0049】この図に示されたGaAs on Si型 の選択ドーブ構造を有する半導体装置の製造方法の概要 を説明する。

[0050]第1工程(GaAs on Si基板) Si基板1を水素雰囲気中で1000℃に加熱して表面 の酸化膜を除去した後、基板温度を500℃に下げてM OCVDによってアモルファス状のGaAs層を500 50 6. n-Al0.28Ga0.72As電子供給層

A成長し、基板温度を650℃に上げてこのアモルファ ス状のGaAs層を単結晶化して厚さ3μmのGaAs 層バッファ2を形成する。

【0051】このMOCVD法はこの技術分野でよく知 られており、例えば文献 (M. Akiyama, Y. K awarada and K. Kaminishi: J apanese Journal of Applie d Physics 23L843 1984) に記載 されている。

【0052】第2工程(GaAs on Siの鏡面研

単結晶化したGaAsバッファ層2の表面を、通常、成 長用GaAs基板を製造する際に最終段階で行う表面研 磨と同程度の鏡面研磨、すなわち、表面に次亜塩素酸ソ ーダの水溶液を塗布しながらバフ研磨を行う。この鏡面 研磨によって、GaAsバッファ層2の表面を0.5 μ m除去し、エッチングによって平滑にし、残りの厚さを 2. 5 μ m と する。

【0053】第3工程(選択ドープ構造の成長)

達するAs種(As-species)と、成長層中の 20 鏡面研磨したGaAsバッファ層2の上に、減圧MOC VDによって下記の条件で複数層の第2の化合物半導体 層を成長して選択ドーブ構造を形成した。その後、n-GaAsキャップ層7のゲート領域をエッチングして露 出したn-Al0.28Ga0.72As電子供給層6の上にゲ ート電極8を形成し、このゲート電極8を挟んでn-G aAsキャップ層7の上にソース電極9とドレイン電極 10を形成してHEMTを完成する。

【0054】成長条件は下記のとおりである。

成長温度630℃

成長圧力76Torr

原料ガス

TEGa (Triethylgallium)

A s H3

AlGaAs

TMAl (Trimethylalluminum)

TEGa (Triethylgallium)

ドーパント

Si₂ H₆

TMI (Trimethylindium)

【0055】なお、各原料ガスの流量を、成長速度が3 ~4 A/s e cになるように設定した。成長速度が遅い ほど表面が平坦化する傾向がみられた。また、TMG a よりもTEGaの方が表面が平坦になる傾向があった。 【0056】図1の構成の主要な材料および設計値は下 記のとおりである。

厚さ100nm 7、n-GaAsキャップ層 ドナ濃度1. 5×10¹⁸cm⁻³

厚さ50nm

ドナ濃度1. 5×10¹⁸cm⁻³

5. i-Alo.28Gao.72Asスペーサ層 厚さ2nm

4. i-GaAs:In電子走行層

厚さ100nm

In濃度10²⁰cm⁻³

3. A 10.35G a 0.65A s バッファ層 厚さ300nm

2. GaAsバッファ層

厚さ2.5μm

1. S i 基板

【0057】この構造において、Si基板1の上に形成 されるGaAsバッファ層2の厚さは鏡面研磨後は2. 5μmであって、大きい凹凸が生じる厚さである0.5 μmより充分に厚くしてあるため、その上に成長したΑ 10.35G a0.65A s バッファ層3の表面の平坦性は良好

【0058】また、n-Alo.28Gao.72As電子供給 層6とi-Alo.28Gao.72スペーサ層5とi-GaA s:In電子走行層5によって選択ドープ構造が形成さ 20 善される。 れている。またこのi-GaAs: In電子走行層は、 この層に導入された濃度10²⁰cm⁻³以上のInによっ て転位が緩和されているが、実験の結果によると、10 19 cm-3程度の濃度のInの導入によって転位の緩和効 果が生じることが確かめられている。

【0059】また、n-Alo.28Gao.72As電子供給 層6、i-Alo.28Gao.72スペーサ層5等について も、上記のInの導入による転位の緩和効果が生じるこ とも確かめられているが、n-Alo.28Gao.72As電 子供給層6にInを導入する場合は、その上表面の少な 30 くとも2nmにInが含まれないようにしてゲート電極 の漏れ電流を抑制することが望ましい。

【0060】また、第1の化合物半導体層の最上層のG aAsバッファ層2の表面は、鏡面研磨において汚染さ*

> on Si 移動度 (cm^2/Vs) on GaAs シート電子濃度 cn Si on GaAs (cm^{-2})

キャリア移動度は、室温におけるGaAs on Ga Asのキャリア移動度の93%で、シート電子濃度は両 者はほとんど変わらず、室温動作を考える限り全く問題 はない結果であった。

【0068】この実施例のGaAs on Si基板を MESFETに適用する場合は、上記のGaAs: In 電子走行層4はSiをドープしたGaAs: Inであっ てもよく、i-A1GaAsスペーサ層5より上の半導 体層は形成されない。

*れており、そのまま第2化合物半導体層を成長すると、 再成長界面に導電層が形成される可能性があるため、第 2化合物半導体層の第1層を髙抵抗化しやすいA1Ga As層を介揮してこの導電層を打ち消すようにすること が望ましい。

10

【0061】Inを導入したGaAs層あるいはAIG a A s 層を複数層積層する過程で、適宜格子定数が等し くInを含まないGaAs層あるいはAlGaAs層を 介揮することによって転位の発生を防ぐことができ 10 る。

【0062】なお、上記のn-Alo.28Gao.72As電 子供給層6とi-Alo.28Gao.72スペーサ層5とで構 成される選択ドープ構造は、n-InGaP電子供給層 とi-GaAsスペーサ層とで構成することもできる。 【0063】図2は、第1実施例のシリコン基板化合物 半導体層の表面のAFM顕微鏡写真である。この図によ ると、半導体層の表面の凹凸の大きさは2~3 nm程度 であり、GaAs層の表面を研磨しない場合には表面の 凹凸が20nm程度であったことと比較すると大幅に改

【0064】この実施例では、再成長層の全膜厚を55 0 n mとしたが、他の実験結果によると、半導体層表面 の凹凸の大きさは成長膜厚が厚くなるにしたがって大き くなるから、2次元電子ガスの特性が劣化しない限度内 でなるべく薄く、例えば、通常のHEMTを製造する場 合は1μm以下にする必要がある。

【0065】この実施例の半導体装置のホール測定を行 い、移動度およびシート電子濃度を測定したところ以下 の表に示す結果が得られた。この測定結果と比較するた めに、Si基板を用いることなくGaAs基板上に同一 構造のG a A s 層を成長した場合の測定結果も示してい

[0066]

77K 室温 21400 5280 30300 5690 9. 6×10^{11} 8. 0×10^{11} 8. 2×10^{11} 9. 4×10^{11}

[0067] この実施例によるGaAs on Siの 40 AsとInGaP、あるいは、InAlAsとInGa Asを組合せた構造に適用することも可能である。そし て、この実施例は、n-AlGaAs電子供給層が下に 配置され、キャリア走行層がその上に配置される逆構造 のHEMTにも同様に適用できることはいうまでもな ٧١<u>.</u>

[0070] また、選択ドープ構造を構成するGaAs /AlGaAsあるいはGaAs/InGaPの間に臨 界膜厚以下でInAs組成比が0. 1以上であるInG aAs層を挿入することよって、大電流、高速動作が可 【0069】また、本発明を、他の材料系例えば、Ga 50 能なHEMTを形成することができる。その理由は、電

子走行層近傍のInGaAs層にInを添加すると、そ の部分に多量の電子が滞留しやすくなって電子濃度が大 きくなり、かつ、このInGaAs層中における電子の 走行速度が速いからである。

[0071] (第2実施例) 図3, 図4, 図5, 図6 は、第2実施例のシリコン基板化合物半導体装置の製造 方法の工程説明図である。この図において、11はSi 基板、12はGaAs第1バッファ層、13はA10.35 Ga0.65As: In第2パッファ層、14はA10.28G 電子走行層、16はi-Al0.28Ga0.72As:Inス ペーサ層、17はn-Al0.28Ga0.72As電子供給 層、18はn-GaAs第1キャップ層、19はn-A 10.28Ga0.72As:Inエッチングストッパ層、20 はn-GaAs第2キャップ層、21、22はレジスト 層、23はEモードゲート電極、24はDモードゲート 電極である。

【0072】この実施例は本発明を半導体集積回路装置 に適用した例である。この実施例における成長条件は、 第1実施例と同様であるが、以下にその製造工程を説明 20 する。

【0073】第1工程(図3参照)

Si基板11の上に、GaAs第1パッファ層12、A 10.35Ga0.65As:In第2パッファ層13、Al 0.28Ga0.72As第3バッファ層14、i-GaAs: In電子走行層15、i-Alo.28Gao.72As:In スペーサ層16、n-Alo.28Gao.72As電子供給層 17、n-GaAs第1キャップ層18、n-Alo.28 Ga0.72As:Inエッチングストッパ層19、n-G aAs第2キャップ層20を形成する。

【0074】第2工程(図4参照)

n-GaAs第2キャップ層20の上にレジスト層21 を形成し、Eモードゲート領域に開口を形成し、この開 口を通して、CC12 F2 +Heガス中でドライエッチ ングしてEモードゲート領域のn-GaAs第2キャッ ブ層20を除去する。このエッチングはその下のn-A 10.28G a0.72As: Inエッチングストッパ層19の 表面で停止する。その後、NH3 OH: HO2 = 1:5 0のアンモニア希釈液を用いて1分間程度ウェットエッ チングしてEモードゲート領域のn-A10.28Ga0.72 40 As: Inエッチングストッパ層19を除去する。

【0075】第3工程(図5参照)

レジスト層21を除去し、新たなレジスト層22を形成 し、Eモードゲート領域とDモードゲート領域に開口を 形成する。これらの開口を通して第2工程と同様に、C Cl₂ F₂ +Heガス中でドライエッチングしてのEモ ードゲート領域のn-GaAs第1キャップ層18とD モードゲート領域のn-GaAs第2キャップ層20を 除去する。このエッチングはその下のEモードゲート領 域のn-Alo.28Gao.72As電子供給層17と、Dモ 50 密度がかなり残っていることが多く、エッチングはこの

ードゲート領域のn-Al0.28Ga0.72As:Inエッ チングストッパ層19の表面で停止する。

12

【0076】第4工程(図6参照)

その後、NH3 OH: HO2 = 1:50を用いてウェッ トエッチングして、Eモードゲート領域のn-Alo.28 Ga0.72As電子供給層17の一部と、Dモードゲート 領域のn-Alo.28Gao.72As: Inエッチングスト ッパ層19を除去する。レジスト層22の開口を通し て、A1を蒸着し、Eモードゲート電極23とDモード a0.72As第3バッファ層、15はi-GaAs:In 10 ゲート電極24を形成する。レジスト層22を除去した 後、n-GaAs第2キャップ層20の上に、先に形成 したEモードゲート電極23およびDモードゲート電極 24を挟んでそれぞれソース電極とドレイン電極を形成 して完成する。

> [0077] 図6の構成の主要な材料および設計値は下 配のとおりである。

20. n-GaAs第2キャップ層 厚さ60nm

ドナ濃度1.5×10¹⁸cm⁻³

19. n-Alo.28Gao.72As: Inエッチングスト ッパ層

厚さ3nm

ドナ濃度1. 5×10¹⁸cm⁻³

18. n-GaAs第1キャップ層

厚さ7nm

ドナ濃度1. 5×10¹⁸cm⁻³

17. n-Alo.28Gao.72As電子供給層

厚さ35nm

ドナ濃度1.5×10¹⁸cm⁻³

30 16. i-Alo.28Gao.72As: Inスペーサ層 厚さ2nm

15. i-GaAs:In電子走行層

厚さ100nm

In濃度10²⁰cm⁻³

14. A 1_{0.28}G a_{0.72}A s 第3バッファ層

厚さ100nm

13. Alo.35Gao.65As: In第2バッファ層 厚さ200nm

厚さ2.5 µm 12. GaAs第1バッファ層

11. Si基板

[0078] この実施例が第1実施例と異なる点は、E モードHEMTとDモードHEMTを集積化した点であ り、そのため、Inを導入する半導体層の数が増加し、 選択ドープ構造体の上部にエッチングストッパ層として Inを導入したAIGaAs層を導入したことである。 Inをドーピングした層の位置を増加したことにより、 表面モホロジがさらに改善される効果がある。

【0079】この実施例のように多層成長したA1Ga As屑、GaAs層等のエッチングストッパ層は、転位 転位点で進行し易いため突き抜けを生じる可能性がある。このような場合にエッチングストッパ層に I n を導入すると、 I n が転位点に入りやすく、 I n はエッチングされないためエッチングの突き抜けを防ぐことができる。

[0080]

【発明の効果】以上説明したように、本発明によると、シリコン基板上に成長した素子形成用化合物半導体結晶の表面形状(モホロジ)が画期的に改善され、微細電極構造の形成が可能となるとともに、フォトリソ工程にお 10ける不良がなくなり、改善された電気特性と高信頼性を有するシリコン基板化合物半導体装置が得られ、高速動作可能な素子の低コスト化に寄与するところが大きい。

【図面の簡単な説明】

【図1】第1実施例のシリコン基板化合物半導体装置の 概略構成説明図である。

【図2】第1実施例のシリコン基板化合物半導体層の表面のAFM顕微鏡写真である。

【図3】第2実施例のシリコン基板化合物半導体装置の 製造方法の工程説明図(1)である。

【図4】第2実施例のシリコン基板化合物半導体装置の 製造方法の工程説明図(2)である。

【図5】第2実施例のシリコン基板化合物半導体装置の 製造方法の工程説明図(3)である。

【図6】第2実施例のシリコン基板化合物半導体装置の 製造方法の工程説明図(4)である。

【図7】従来のシリコン基板化合物半導体層の表面のA

FM顕微鏡写真である。

【図8】(A)~(F)は、従来のシリコン基板化合物 半導体層の製造工程説明図である。

14

【図9】MOCVDによりシリコン基板上に0.6μm 成長したGaAs層の表面粗さの測定結果である。

【図10】超髙真空MBEにより成長したシリコン基板GaAs層の表面のAFM顕微鏡写真である。

【図11】超高真空MBEによる成長したシリコン基板 GaAs層の表面のAFM顕微鏡写真である。

) 【図12】図11のX-X'線における断面形状を示している。

【図13】 MOCVDにより成長したシリコン基板G a A s 層の表面形状のA FM顕微鏡写真である。


【図14】0.5 µmのGaAs層の上に成長したシリコン基板InGaAs層の表面のAFM顕微鏡写真である。

【符号の説明】


- 1 Si基板
- 2 GaAsパッファ層
- 20 3 Alo.35Gao.65Asバッファ層
 - 4 i-GaAs:In電子走行層
 - 5 i-Alo.28Gao.72Asスペーサ層
 - 6 n-Al_{0.28}Ga_{0.72}As電子供給層
 - 7 n-GaAsキャップ層
 - 8 ゲート電極
 - 9 ソース重極
 - 10 ドレイン電極

[図12]

【図2】




関11のX - X銀における断面形状



[図1]

第1実施例のシリコン基板化合物半導体装置の機略構成説明図




100nm)ドナ濃度 50nm)15×10¹⁸cm 7:n-GaAs キャップ層 7 : n-GaAS キャック層 6: n-Alo28Gao.72As 電子供給層 5: i-Alo.28Gao.72As スペーサ層 4: i-GaAs: ln電子走行層 3: Alo28Gao.65As バッファ層 2: GaAS.7ッファ層 50 nm , 2 nm 1 00 nm - In濃度 ^{7 00 nm} 10²⁰cm³ 2.5 µm

1: Si 基板

8:ゲート電極 9:ソース電極 10:ドレイン電極

【図3】


第2実施例のシリコン基板化合物半導体装置の製造方法の 工程説明図(1)



2 D:n-GaAs 第2キャップ圏	60nm)ドナ漫度 3nm/15=10 ⁸ cm	
19:n-Alo28Gaa72As:Inエッチング	3nm∫15-10 cm	,
ストッパ層		
1 8:n-GaAs 第1 キャップ層	7nm	
1 7: n-Alo28Ga 0.72 As 電子供給層	35 nm	
1 6: I-Alo28 Ga 072 As:Inスペーサ層	2 nm′	
15: I-Ga As:In電子走行層	100 nm	
14: Alozs Ga 072 As 第3パッファ層	100 nm	
13: Alo.35 Ga 065 As:In第2パッファ層	200 nm	
1 2: GaAs 第 1 パッファ層	2.5µm	
11:51 单版		

【図4】

第2実施例のシリコン基板化合物半導体装置の製造方法の 工程説明図(2)




2 D:n-GaAs 第2キャップ層 1 9:n-Alozs <u>G</u> a 072As:Inエッチング	60nm	ドナ濃度 1.5×10 ¹ をm ³
フトッパ層	0,,,,,	ווט טואשו
1 8:n-Ga As 第1キャップ層	7 nm	
17:n-Alo28Ga072As電子供給層_	35nm)	
1 6: i-Al a28Ga a72 As:inスペーサ層	2nm	
15: I-Ga As:In電子走行層	100nm	
14: Alo28 Gao.72As 第3パッファ層	100 nm	
13: Alo.35 Ga Q65As: In第2パッファ層	200 nm	
12: GaAs第1パッファ層	2.5 µm	
11: Si 基板		

21:レジスト層

(図5)

第2実施例のシリコン基板化合物半導体装置の製造方法の 工程説明図(3)




20:n-GaAs 第2 キャップ層	60 nm)	ドナ農度 1.5×10 ¹⁸ cm ³
19:n-Alo28Ga072As:Inエッチング	3 nm	1.5×10°cm°
ストッパ層		
18:n-GaAs 第1キャップ層	7 nm	
17: n-Alo28 Ga 0.72 As電子供給層	35 nm)	
16: i-Al 0.26 Ga 0.72 As:Inスペーサ層	2 nm	
15: i-GaAs:In電子走行層	100 nm	
14: Alo28 Ga 072 AS 第3パッファ層	100nm	
13: Aloas Ga 065 Asin第2パッファ層	200nm	
12:Ga/s第1パッファ層	2.5µm	
1 1:Si 基板		

22:レジスト層

【図6】


第2実施例のシリコン基板化合物半導体装置の製造方法の 工程説明図(4)




2 O: n-GaAs 第2キャップ層	60 nm)	ドナ機関
19: n-AlazeGaazzAs:Inエッチング	3 nm ∤	1.5 × 10 cm
ストッパ層	-	
18:n-GaAs第1キャップ層	7 nm	
1 7: n-Alg28Ga g72 As電子供給層	35 nm 📗	
16: I-Alo28Ga 0.72 As:Inスペーサ層	2 nm	
15:i-GaAs:In電子走行層	100 nm	
1 4: Alg28Ga Q72 As 第3パッファ層	100 nm	
13: Ala35Gaa65As:In第2パッファ層	200 nm	
1 2: GaAs第1 パッファ層	2.5µm	
1 1 : Si 基板		

22:レジスト層 23:Eモードゲート電極 24:Dモードゲート電極

【図7】




[図10]




【図8】

従来のシリコン基板化合物半導体層の製造工程説明図




[図9]


MOCVDによりシリコン基板上に 0 . 6 μm成長した G a A s 層の表面粗さの測定結果




【図11】



[図13]



[図14]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
\square image cut off at top, bottom or sides
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.